产品简介型号品牌封装生产批号包装PDF技术资料W971GG6JB-25IWINBOND84-TFBGA 15+2500 概述该W971GG6JB是1G位DDR2SDRAM，组织为8,388,608字8银行16位。
这设备实现了高达1066MB/秒/针（DDR2-1066），为各种应用的高速传输速率。
W971GG6JB被分成以下等级部分：-18，-25，25L，25I，25A，25K和-3。
-18级部分符合的DDR2-1066（6-6-6）规范。
-25/25L/25I/25A/25K级器件兼容的DDR2-800（5-5-5）规范（在25L级部分是保证支持IDD2P=7mA和我DD6=4mA的商用温度，25I工业级部件保证支持-40°C≤牛逼例≤95°C）。
-3级器件是兼容的DDR2-667（5-5-5）特定连接的阳离子。
汽车级器件温度，如果提供了，有两个同时要求：环境温度（TA）周边设备不能低于-40°C或高于+95°C（用于25A），+105℃（对25K），与壳体温度（T例）不能高于+95℃，低于-40℃或更高（为25A），+105°C（对于25K）。
JEDEC规范要求的刷新率当T翻番例超过+85°C;这也需要使用高温自刷新选项。
此外，ODT电阻和输入/输出阻抗必须降低当T例为<0°C或>+85°C。
所有的控制和地址输入端有一对外部提供的差分的同步时钟。
输入在差分时钟的交叉点锁存（CLK上升沿和CLK下降）。
所有的I/O都与一个单端DQS的或微分同步DQS-的DQ对在源同步方式。
特点电源：VDD,VDDQ=1.8V±0.1V双倍数据速率的架构：每个时钟周期两个数据传输CAS延时：3，4，5，6和7突发长度：4和8双向，差分数据选通（DQS和的DQ）被发送/与数据接收边沿对齐与读取数据中心对齐与写入数据DLL对齐DQ和DQS转换时钟差分时钟输入（CLK和CLK)数据掩码（DM），用于写入数据命令输入的每个正CLK的边缘，数据和数据*参照的两个边缘DQS的发布CAS可编程的附加延迟的支持，使指令和数据总线效率读取延迟=附加延迟加CAS延迟（RL=AL+CL）片外驱动器阻抗调整（OCD）和片上端接（ODT）为更好的信号质量自动预充电操作进行读取和写入突发自动刷新和自刷新模式预充电，关机和主动关机写数据面膜写延时=读延时-1（WL=RL-1）接口：SSTL_182包装WBGA84球（8X12.5毫米），采用无铅材料，符合RoHS标准标签：  深圳市中文资料管脚图 深圳市中文资料管脚图厂家深圳市中文资料管脚图厂家供应用于转换器的W971GG6JB中文PDF资料管脚图